SPC5606BF1MLQ6 NXP
Disponível
SPC5606BF1MLQ6 NXP
Características • Complexo de núcleo de CPU de 32 bits de edição única (e200z0h) — Compatível com a categoria incorporada da tecnologia Power Architecture® — Conjunto de instruções aprimorado que permite codificação de comprimento variável (VLE) para redução do tamanho do código. Com a codificação opcional de instruções mistas de 16 bits e 32 bits, é possível obter uma redução significativa do tamanho do código. • Até 1,5 MB de memória flash de código no chip suportada com o controlador de memória flash • 64 (4 × 16) KB de memória flash de dados no chip com ECC • Até 96 KB de SRAM no chip • Unidade de proteção de memória (MPU) com 8 descritores de região e granularidade de região de 32 bytes em determinados membros da família (consulte a Tabela 1 para obter detalhes.) • Controlador de interrupção (INTC) capaz de lidar com 204 fontes de interrupção de prioridade selecionável • Loop de bloqueio de fase modulado em frequência (FMPLL) • Arquitetura de switch de barra cruzada para concorrente acesso a periféricos, Flash ou RAM de vários mestres de barramento - Controlador eDMA de 16 canais com múltiplas fontes de solicitação de transferência usando multiplexador DMA - O módulo de assistência de inicialização (BAM) suporta programação Flash interna através de um link serial (CAN ou SCI) - O temporizador suporta canais de E/S fornecendo uma gama de funções de captura de entrada de 16 bits, comparação de saída e modulação por largura de pulso (eMIOS) - 2 conversores analógico-digital (ADC): um de 10 bits e um de 12 bits • Unidade de disparo cruzado para permitir a sincronização de conversões ADC com um evento de temporizador do eMIOS ou PIT • Até 6 módulos de interface periférica serial (DSPI)
Até 10 módulos de interface de comunicação serial (LINFlex) - Até 6 módulos CAN (FlexCAN) completos aprimorados com buffers configuráveis - 1 módulo de interface de circuito interintegrado (I2C) - Até 149 pinos configuráveis de uso geral que suportam operações de entrada e saída (dependendo do pacote) - Contador em tempo real (RTC) - Fonte de relógio a partir de oscilador interno de 128 kHz ou 16 MHz com suporte para ativação autônoma com resolução de 1 ms com tempo limite máximo de 2 segundos - Suporte opcional para RTC com fonte de relógio a partir de oscilador de cristal externo de 32 kHz, suportando ativação com resolução de 1 segundo e tempo limite máximo de 1 hora - Até 8 temporizadores de interrupção periódica (PIT) com resolução de contador de 32 bits - Interface de desenvolvimento Nexus (NDI) de acordo com IEEE-ISTO 5001-2003 Classe Dois Plus - Teste de varredura de limite de dispositivo/placa suportado por Joint Test Action Group (JTAG) do IEEE (IEEE 1149.1) - Regulador de tensão no chip (VREG) para regulação da alimentação de entrada para todos os níveis internos
Características • Complexo de núcleo de CPU de 32 bits de edição única (e200z0h) — Compatível com a categoria incorporada da tecnologia Power Architecture® — Conjunto de instruções aprimorado que permite codificação de comprimento variável (VLE) para redução do tamanho do código. Com a codificação opcional de instruções mistas de 16 bits e 32 bits, é possível obter uma redução significativa do tamanho do código. • Até 1,5 MB de memória flash de código no chip suportada com o controlador de memória flash • 64 (4 × 16) KB de memória flash de dados no chip com ECC • Até 96 KB de SRAM no chip • Unidade de proteção de memória (MPU) com 8 descritores de região e granularidade de região de 32 bytes em determinados membros da família (consulte a Tabela 1 para obter detalhes.) • Controlador de interrupção (INTC) capaz de lidar com 204 fontes de interrupção de prioridade selecionável • Loop de bloqueio de fase modulado em frequência (FMPLL) • Arquitetura de switch de barra cruzada para concorrente acesso a periféricos, Flash ou RAM de vários mestres de barramento - Controlador eDMA de 16 canais com múltiplas fontes de solicitação de transferência usando multiplexador DMA - O módulo de assistência de inicialização (BAM) suporta programação Flash interna através de um link serial (CAN ou SCI) - O temporizador suporta canais de E/S fornecendo uma gama de funções de captura de entrada de 16 bits, comparação de saída e modulação por largura de pulso (eMIOS) - 2 conversores analógico-digital (ADC): um de 10 bits e um de 12 bits • Unidade de disparo cruzado para permitir a sincronização de conversões ADC com um evento de temporizador do eMIOS ou PIT • Até 6 módulos de interface periférica serial (DSPI)
Até 10 módulos de interface de comunicação serial (LINFlex) - Até 6 módulos CAN (FlexCAN) completos aprimorados com buffers configuráveis - 1 módulo de interface de circuito interintegrado (I2C) - Até 149 pinos configuráveis de uso geral que suportam operações de entrada e saída (dependendo do pacote) - Contador em tempo real (RTC) - Fonte de relógio a partir de oscilador interno de 128 kHz ou 16 MHz com suporte para ativação autônoma com resolução de 1 ms com tempo limite máximo de 2 segundos - Suporte opcional para RTC com fonte de relógio a partir de oscilador de cristal externo de 32 kHz, suportando ativação com resolução de 1 segundo e tempo limite máximo de 1 hora - Até 8 temporizadores de interrupção periódica (PIT) com resolução de contador de 32 bits - Interface de desenvolvimento Nexus (NDI) de acordo com IEEE-ISTO 5001-2003 Classe Dois Plus - Teste de varredura de limite de dispositivo/placa suportado por Joint Test Action Group (JTAG) do IEEE (IEEE 1149.1) - Regulador de tensão no chip (VREG) para regulação da alimentação de entrada para todos os níveis internos
Certifique-se de que suas informações de contato estejam corretas. Teu mensagem será ser enviado diretamente ao(s) destinatário(s) e não será ser exibido publicamente. Nunca distribuiremos ou venderemos seu pessoal informações a terceiros sem sua permissão expressa.
