SAK-TC264D-40F200W BC Infineon
Disponível
SAK-TC264D-40F200W BC Infineon
A família de produtos TC26x possui os seguintes recursos: • Microcontrolador de alto desempenho com dois núcleos de CPU • Uma CPU TriCore superescalar de 32 bits (TC1.6P), com os seguintes recursos: – Desempenho superior em tempo real – Manuseio forte de bits – Recursos DSP totalmente integrados – Unidade de multiplicação e acumulação capaz de sustentar 2 operações MAC por ciclo – operação de até 200 MHz em toda a faixa de temperatura – até 120 Kbyte Data Scratch-Pad RAM (DSPR) – até 32 Kbyte Instruction Scratch-Pad RAM (PSPR) – Cache de instruções de 16 Kbytes (ICACHE) – Cache de dados de 8 Kbytes (DCACHE) • CPU TriCore escalar com eficiência energética (TC1.6E), com as seguintes características: – Compatibilidade de código binário com TC1.6P – operação de até 200 MHz em toda a faixa de temperatura – até 72 Kbyte de RAM de bloco de rascunho de dados (DSPR) – até 16 Kbyte de RAM de bloco de rascunho de instruções (PSPR) – Cache de instrução de 8 Kbytes (ICACHE) – Buffer de leitura de dados de 0,125 Kbyte (DRB) • Núcleo de sombra escalonado para TC1.6P • Múltiplas memórias no chip – Todas NVM e SRAM incorporadas são protegidos por ECC - até 2,5 Mbyte de memória flash de programa (PFLASH) - até 96 Kbyte de memória flash de dados (DFLASH) utilizável para emulação de EEPROM - 0 Kbyte de memória (LMU) - BootROM (BROM) - Controlador DMA de 48 canais com transferência segura de dados - Sistema de interrupção sofisticado (protegido por ECC) - Estrutura de barramento on-chip de alto desempenho - Interconexão de barra cruzada (SRI) de 64 bits que dá acesso paralelo rápido entre os busmasters, CPUs e memórias - Barramento Periférico do Sistema (SPB) de 32 bits para unidades periféricas e funcionais no chip - Uma ponte de barramento (SFI Bridge) - Unidade de Gerenciamento de Segurança (SMU) lidando com alarmes de monitor de segurança - Unidade de Teste de Memória com funções ECC, Inicialização de Memória e MBIST (MTU) - Monitor de E/S de Hardware (IOM) para verificação de E/S digital - Unidades Periféricas Versáteis On-chip - Quatro Canais Seriais Assíncronos/Síncronos (ASCLIN) com suporte a LIN de hardware (V1.3, V2.0, V2.1 e J2602) até 50 MBaud – Quatro canais de interface SPI enfileirados (QSPI) com capacidade mestre e escravo de até 50 Mbit/s – Link serial de alta velocidade (HSSL) para comunicação serial entre processadores de até 320 Mbit/s
– Duas interfaces seriais Micro Second Bus (MSC) para expansão de porta serial para dispositivos de energia externos – Um módulo MultiCAN+ com 5 nós CAN e 256 objetos de mensagem atribuíveis livres para manuseio de dados de alta eficiência via buffer FIFO e transferência de dados de gateway – 6 canais de transmissão de nibble de borda única (SENT) para conexão a sensores – Um módulo FlexRayTM com 2 canais (E-Ray) suportando V2.1 – Um módulo de temporizador genérico (GTM) fornecendo um poderoso conjunto de filtragem de sinal digital e temporizador funcionalidade para realizar gerenciamento autônomo e complexo de entrada/saída - Um módulo de captura / comparação 6 (dois kernels CCU60 e CCU61) - Uma unidade de temporizador de uso geral de 12 (GPT120) - Interface de sensor periférico de três canais em conformidade com V1.3 (PSI5) - Interface de sensor periférico com PHY serial (PSI5-S) - Interface de barramento de circuito interintegrado (I2C) em conformidade com V2.1 - IEEE802.3 Ethernet MAC com interfaces RMII e MII (ETH) - Controlador de espera de 8 bits (TC2x_SCR) - Dois temporizadores de 8 bits - Um Temporizador de 16 bits - Temporizador 2 Unidade de Comparação de Captura - Relógio em Tempo Real - Receptor/Transmissor Assíncrono Universal - Interface Serial Síncrona de Alta Velocidade - Filtro CAN de Despertar - ADC de Aproximação Sucessiva Versátil (VADC) - Cluster de 4 núcleos ADC independentes - Faixa de tensão de entrada de 0 V a 5,5V (alimentação ADC) - Delta-Sigma ADC (DSADC) - Três/Quatro canais - Portas de E/S digitais programáveis - Suporte de depuração no chip para OCDS Nível 1 (CPUs , DMA, On Chip Buses) - Chip de dispositivo de emulação dedicado disponível (ED) - depuração multi-core, rastreamento em tempo real e calibração - Aurora Gigabit Trace Port (AGBT) em algumas variantes (veja abaixo) - interface JTAG (IEEE 1149.1) ou DAP (Device Access Port) de quatro/cinco fios - Sistema de gerenciamento de energia e reguladores no chip - Unidade de geração de clock com sistema PLL e Flexray PLL - Regulador de tensão incorporado
A família de produtos TC26x possui os seguintes recursos: • Microcontrolador de alto desempenho com dois núcleos de CPU • Uma CPU TriCore superescalar de 32 bits (TC1.6P), com os seguintes recursos: – Desempenho superior em tempo real – Manuseio forte de bits – Recursos DSP totalmente integrados – Unidade de multiplicação e acumulação capaz de sustentar 2 operações MAC por ciclo – operação de até 200 MHz em toda a faixa de temperatura – até 120 Kbyte Data Scratch-Pad RAM (DSPR) – até 32 Kbyte Instruction Scratch-Pad RAM (PSPR) – Cache de instruções de 16 Kbytes (ICACHE) – Cache de dados de 8 Kbytes (DCACHE) • CPU TriCore escalar com eficiência energética (TC1.6E), com as seguintes características: – Compatibilidade de código binário com TC1.6P – operação de até 200 MHz em toda a faixa de temperatura – até 72 Kbyte de RAM de bloco de rascunho de dados (DSPR) – até 16 Kbyte de RAM de bloco de rascunho de instruções (PSPR) – Cache de instrução de 8 Kbytes (ICACHE) – Buffer de leitura de dados de 0,125 Kbyte (DRB) • Núcleo de sombra escalonado para TC1.6P • Múltiplas memórias no chip – Todas NVM e SRAM incorporadas são protegidos por ECC - até 2,5 Mbyte de memória flash de programa (PFLASH) - até 96 Kbyte de memória flash de dados (DFLASH) utilizável para emulação de EEPROM - 0 Kbyte de memória (LMU) - BootROM (BROM) - Controlador DMA de 48 canais com transferência segura de dados - Sistema de interrupção sofisticado (protegido por ECC) - Estrutura de barramento on-chip de alto desempenho - Interconexão de barra cruzada (SRI) de 64 bits que dá acesso paralelo rápido entre os busmasters, CPUs e memórias - Barramento Periférico do Sistema (SPB) de 32 bits para unidades periféricas e funcionais no chip - Uma ponte de barramento (SFI Bridge) - Unidade de Gerenciamento de Segurança (SMU) lidando com alarmes de monitor de segurança - Unidade de Teste de Memória com funções ECC, Inicialização de Memória e MBIST (MTU) - Monitor de E/S de Hardware (IOM) para verificação de E/S digital - Unidades Periféricas Versáteis On-chip - Quatro Canais Seriais Assíncronos/Síncronos (ASCLIN) com suporte a LIN de hardware (V1.3, V2.0, V2.1 e J2602) até 50 MBaud – Quatro canais de interface SPI enfileirados (QSPI) com capacidade mestre e escravo de até 50 Mbit/s – Link serial de alta velocidade (HSSL) para comunicação serial entre processadores de até 320 Mbit/s
– Duas interfaces seriais Micro Second Bus (MSC) para expansão de porta serial para dispositivos de energia externos – Um módulo MultiCAN+ com 5 nós CAN e 256 objetos de mensagem atribuíveis livres para manuseio de dados de alta eficiência via buffer FIFO e transferência de dados de gateway – 6 canais de transmissão de nibble de borda única (SENT) para conexão a sensores – Um módulo FlexRayTM com 2 canais (E-Ray) suportando V2.1 – Um módulo de temporizador genérico (GTM) fornecendo um poderoso conjunto de filtragem de sinal digital e temporizador funcionalidade para realizar gerenciamento autônomo e complexo de entrada/saída - Um módulo de captura / comparação 6 (dois kernels CCU60 e CCU61) - Uma unidade de temporizador de uso geral de 12 (GPT120) - Interface de sensor periférico de três canais em conformidade com V1.3 (PSI5) - Interface de sensor periférico com PHY serial (PSI5-S) - Interface de barramento de circuito interintegrado (I2C) em conformidade com V2.1 - IEEE802.3 Ethernet MAC com interfaces RMII e MII (ETH) - Controlador de espera de 8 bits (TC2x_SCR) - Dois temporizadores de 8 bits - Um Temporizador de 16 bits - Temporizador 2 Unidade de Comparação de Captura - Relógio em Tempo Real - Receptor/Transmissor Assíncrono Universal - Interface Serial Síncrona de Alta Velocidade - Filtro CAN de Despertar - ADC de Aproximação Sucessiva Versátil (VADC) - Cluster de 4 núcleos ADC independentes - Faixa de tensão de entrada de 0 V a 5,5V (alimentação ADC) - Delta-Sigma ADC (DSADC) - Três/Quatro canais - Portas de E/S digitais programáveis - Suporte de depuração no chip para OCDS Nível 1 (CPUs , DMA, On Chip Buses) - Chip de dispositivo de emulação dedicado disponível (ED) - depuração multi-core, rastreamento em tempo real e calibração - Aurora Gigabit Trace Port (AGBT) em algumas variantes (veja abaixo) - interface JTAG (IEEE 1149.1) ou DAP (Device Access Port) de quatro/cinco fios - Sistema de gerenciamento de energia e reguladores no chip - Unidade de geração de clock com sistema PLL e Flexray PLL - Regulador de tensão incorporado
Certifique-se de que suas informações de contato estejam corretas. Teu mensagem será ser enviado diretamente ao(s) destinatário(s) e não será ser exibido publicamente. Nunca distribuiremos ou venderemos seu pessoal informações a terceiros sem sua permissão expressa.
