S912XEG128W1MAL NXP
| Disponível |
S912XEG128W1MAL NXP
• CPU de 16 bits12X
— Compatível com o conjunto de instruções MC9S12, com exceção de cinco instruções Fuzzy (MEM, WAV, WAVR, REV, REVW) que foram removidas
— endereçamento indexado aprimorado
— Acesso a grandes segmentos de dados independentes do PPAGE
• INT (módulo de interrupção)
— Oito níveis de interrupções aninhadas
— atribuição flexível de fontes de interrupção a cada nível de interrupção.
— Interrupção externa de alta prioridade não mascarável (XIRQ)
— Interrupção interna não mascarável da unidade de proteção de memória de alta prioridade
— Até 24 pinos nas portas J, H e P configuráveis como interrupções sensíveis à borda ascendente ou descendente
• EBI (interface de barramento externo) (disponível apenas nos pacotes de 208 pinos e 144 pinos)
— Até quatro saídas de seleção de chip para selecionar espaços de endereço de 16K, 1M, 2M e até 4MByte
— Cada saída de seleção de chip pode ser configurada para concluir a transação no tempo limite de um dos dois geradores de estado de espera ou na desafirmação do sinal EWAIT
• MMC (controle de mapeamento de módulo)
• DBG (módulo de depuração)
— Monitoramento de barramentos de CPU e/ou XGATE com solicitações de ponto de interrupção do tipo tag ou do tipo force
— o buffer de rastreamento circular de 64 x 64 bits captura informações de mudança de fluxo ou acesso à memória
• BDM (modo de depuração em segundo plano)
• MPU (unidade de proteção de memória)
— 8 regiões de endereço definíveis por tarefa ativa do programa
— Granularidade do intervalo de endereços de até 8 bytes
— Sem gravação / Sem execução Atributos de proteção
— Interrupção não mascarável em caso de violação de acesso
• XGATE
— Módulo coprocessador de E/S programável e de alto desempenho
— Transfere dados de ou para todos os periféricos e RAM sem intervenção da CPU ou estados de espera da CPU
— Executa operações lógicas, de deslocamento, aritméticas e de bits nos dados
— Pode interromper a conclusão da transferência de sinalização da CPU HCS12X
— Gatilhos de qualquer módulo de hardware, bem como da CPU possível
— Dois níveis de interrupção para atender a tarefas de alta prioridade
— Suporte de hardware para inicialização de ponteiro de pilha
• OSC_LCP (oscilador)
- Oscilador Pierce de controle de loop de baixa potência utilizando um cristal de 4 MHz a 16 MHz
— Boa imunidade ao ruído
- Opção de perfuração de giro total utilizando um cristal de 2 MHz a 40 MHz
— Transcondutância dimensionada para margem de partida ideal para cristais típicos
• IPLL (Geração de clock de loop de bloqueio de fase modulada em frequência filtrada internamente)
— Não são necessários componentes externos
— Opção configurável para espalhar o espectro para reduzir a radiação EMC (modulação de frequência)
• CPU de 16 bits12X
— Compatível com o conjunto de instruções MC9S12, com exceção de cinco instruções Fuzzy (MEM, WAV, WAVR, REV, REVW) que foram removidas
— endereçamento indexado aprimorado
— Acesso a grandes segmentos de dados independentes do PPAGE
• INT (módulo de interrupção)
— Oito níveis de interrupções aninhadas
— atribuição flexível de fontes de interrupção a cada nível de interrupção.
— Interrupção externa de alta prioridade não mascarável (XIRQ)
— Interrupção interna não mascarável da unidade de proteção de memória de alta prioridade
— Até 24 pinos nas portas J, H e P configuráveis como interrupções sensíveis à borda ascendente ou descendente
• EBI (interface de barramento externo) (disponível apenas nos pacotes de 208 pinos e 144 pinos)
— Até quatro saídas de seleção de chip para selecionar espaços de endereço de 16K, 1M, 2M e até 4MByte
— Cada saída de seleção de chip pode ser configurada para concluir a transação no tempo limite de um dos dois geradores de estado de espera ou na desafirmação do sinal EWAIT
• MMC (controle de mapeamento de módulo)
• DBG (módulo de depuração)
— Monitoramento de barramentos de CPU e/ou XGATE com solicitações de ponto de interrupção do tipo tag ou do tipo force
— o buffer de rastreamento circular de 64 x 64 bits captura informações de mudança de fluxo ou acesso à memória
• BDM (modo de depuração em segundo plano)
• MPU (unidade de proteção de memória)
— 8 regiões de endereço definíveis por tarefa ativa do programa
— Granularidade do intervalo de endereços de até 8 bytes
— Sem gravação / Sem execução Atributos de proteção
— Interrupção não mascarável em caso de violação de acesso
• XGATE
— Módulo coprocessador de E/S programável e de alto desempenho
— Transfere dados de ou para todos os periféricos e RAM sem intervenção da CPU ou estados de espera da CPU
— Executa operações lógicas, de deslocamento, aritméticas e de bits nos dados
— Pode interromper a conclusão da transferência de sinalização da CPU HCS12X
— Gatilhos de qualquer módulo de hardware, bem como da CPU possível
— Dois níveis de interrupção para atender a tarefas de alta prioridade
— Suporte de hardware para inicialização de ponteiro de pilha
• OSC_LCP (oscilador)
- Oscilador Pierce de controle de loop de baixa potência utilizando um cristal de 4 MHz a 16 MHz
— Boa imunidade ao ruído
- Opção de perfuração de giro total utilizando um cristal de 2 MHz a 40 MHz
— Transcondutância dimensionada para margem de partida ideal para cristais típicos
• IPLL (Geração de clock de loop de bloqueio de fase modulada em frequência filtrada internamente)
— Não são necessários componentes externos
— Opção configurável para espalhar o espectro para reduzir a radiação EMC (modulação de frequência)
Certifique-se de que suas informações de contato estejam corretas. Teu mensagem será ser enviado diretamente ao(s) destinatário(s) e não será ser exibido publicamente. Nunca distribuiremos ou venderemos seu pessoal informações a terceiros sem sua permissão expressa.
