S912XEG128W1MAA NXP
Disponível |
S912XEG128W1MAA NXP
• Capacidade de paginação para suportar um espaço de endereço de memória global de 8 Mbytes
• Arbitragem de barramento entre os mestres CPU, BDM e XGATE
• Acessos simultâneos a diferentes recursos1 (internos, externos e periféricos) (ver Figura 3-1)
• Resolução de colisão de acesso ao barramento alvo
• Controle do modo de operação MCU
• Controle de segurança MCU
• Esquemas de mapa de memória separados para cada CPU mestre, BDM e XGATE
• Bits de controle ROM para permitir a seleção de FLASH ou ROM no chip
• Controle de acesso de registros de substituição de porta
• Geração de reinicialização do sistema quando a CPU acessa um endereço não implementado (ou seja, um endereço que não pertence a nenhum dos módulos no chip) em modos de chip único
• Capacidade de paginação para suportar um espaço de endereço de memória global de 8 Mbytes
• Arbitragem de barramento entre os mestres CPU, BDM e XGATE
• Acessos simultâneos a diferentes recursos1 (internos, externos e periféricos) (ver Figura 3-1)
• Resolução de colisão de acesso ao barramento alvo
• Controle do modo de operação MCU
• Controle de segurança MCU
• Esquemas de mapa de memória separados para cada CPU mestre, BDM e XGATE
• Bits de controle ROM para permitir a seleção de FLASH ou ROM no chip
• Controle de acesso de registros de substituição de porta
• Geração de reinicialização do sistema quando a CPU acessa um endereço não implementado (ou seja, um endereço que não pertence a nenhum dos módulos no chip) em modos de chip único
Certifique-se de que suas informações de contato estejam corretas. Teu mensagem será ser enviado diretamente ao(s) destinatário(s) e não será ser exibido publicamente. Nunca distribuiremos ou venderemos seu pessoal informações a terceiros sem sua permissão expressa.