MCIMX6U6AVM08AC NXP
| Disponível |
MCIMX6U6AVM08AC NXP
Os processadores i.MX 6Solo/6DualLite são baseados na plataforma Arm Cortex-A9 MPCore, que possui os seguintes recursos:
• O i.MX 6Solo suporta um único Arm Cortex-A9 MPCore (com TrustZone)
• O i.MX 6DualLite suporta Arm Cortex-A9 MPCore duplo (com TrustZone)
• A configuração do núcleo é simétrica, onde cada núcleo inclui:
— Cache de instruções L1 de 32 KByte
— Cache de dados L1 de 32 KByte
— Temporizador Privado e Cão de Guarda
— Coprocessador Cortex-A9 NEON MPE (Media Processing Engine)
O complexo Arm Cortex-A9 MPCore inclui:
• Controlador de interrupção geral (GIC) com suporte a 128 interrupções
• Temporizador Global
• Unidade de controle Snoop (SCU)
• Cache L2 I/D unificado de 512 KB:
— Usado por um núcleo em i.MX 6Solo
— Compartilhado por dois núcleos no i.MX 6DualLite
• Duas interfaces de barramento AXI mestre de saída de cache L2
• Frequência do núcleo (incluindo NEON e cache L1), conforme Tabela 8.
• Coprocessador NEON MPE
— Arquitetura de processamento de mídia SIMD
— Arquivo de registro NEON com registros de uso geral de 32x64 bits
— Pipeline de execução de inteiro NEON (ALU, Shift, MAC)
— Tubulação de execução de ponto flutuante de precisão única dupla NEON (FADD, FMUL)
— Pipeline de carga/armazenamento e permutação NEON
O sistema de memória de nível SoC consiste nos seguintes componentes adicionais:
— ROM de inicialização, incluindo HAB (96 KB)
— RAM interna multimédia / partilhada, acesso rápido (OCRAM, 128 KB)
— RAM segura/não segura (16 KB)
Os processadores i.MX 6Solo/6DualLite são baseados na plataforma Arm Cortex-A9 MPCore, que possui os seguintes recursos:
• O i.MX 6Solo suporta um único Arm Cortex-A9 MPCore (com TrustZone)
• O i.MX 6DualLite suporta Arm Cortex-A9 MPCore duplo (com TrustZone)
• A configuração do núcleo é simétrica, onde cada núcleo inclui:
— Cache de instruções L1 de 32 KByte
— Cache de dados L1 de 32 KByte
— Temporizador Privado e Cão de Guarda
— Coprocessador Cortex-A9 NEON MPE (Media Processing Engine)
O complexo Arm Cortex-A9 MPCore inclui:
• Controlador de interrupção geral (GIC) com suporte a 128 interrupções
• Temporizador Global
• Unidade de controle Snoop (SCU)
• Cache L2 I/D unificado de 512 KB:
— Usado por um núcleo em i.MX 6Solo
— Compartilhado por dois núcleos no i.MX 6DualLite
• Duas interfaces de barramento AXI mestre de saída de cache L2
• Frequência do núcleo (incluindo NEON e cache L1), conforme Tabela 8.
• Coprocessador NEON MPE
— Arquitetura de processamento de mídia SIMD
— Arquivo de registro NEON com registros de uso geral de 32x64 bits
— Pipeline de execução de inteiro NEON (ALU, Shift, MAC)
— Tubulação de execução de ponto flutuante de precisão única dupla NEON (FADD, FMUL)
— Pipeline de carga/armazenamento e permutação NEON
O sistema de memória de nível SoC consiste nos seguintes componentes adicionais:
— ROM de inicialização, incluindo HAB (96 KB)
— RAM interna multimédia / partilhada, acesso rápido (OCRAM, 128 KB)
— RAM segura/não segura (16 KB)
Certifique-se de que suas informações de contato estejam corretas. Teu mensagem será ser enviado diretamente ao(s) destinatário(s) e não será ser exibido publicamente. Nunca distribuiremos ou venderemos seu pessoal informações a terceiros sem sua permissão expressa.
