MCIMX6QP6AVT1AB NXP
Disponível
MCIMX6QP6AVT1AB NXP
• Processador Arm Cortex-A9 MPCore 4xCPU (com TrustZone®) • A configuração do núcleo é simétrica, onde cada núcleo inclui: — Cache de instruções L1 de 32 KByte — Cache de dados L1 de 32 KByte
— Temporizador privado e Watchdog — Coprocessador Cortex-A9 NEON MPE (Media Processing Engine) O complexo Arm Cortex-A9 MPCore inclui: • Controlador de Interrupção Geral (GIC) com suporte a 128 interrupções • Temporizador Global • Unidade de Controle de Snoop (SCU) • 1 MB de cache L2 unificado de I/D, compartilhado por dois/quatro núcleos • Duas interfaces de barramento Master AXI (64 bits) saída do cache L2 • Frequência do núcleo (incluindo Neon e cache L1) conforme a Tabela 6. • Coprocessador NEON MPE — Arquitetura de processamento de mídia SIMD — Arquivo de registro NEON com registros de uso geral de 32x64 bits — Pipeline de execução inteiro NEON (ALU, SHIFT, MAC) — Pipeline de execução de ponto flutuante de precisão única e duplo NEON (FADD, FMUL) — Pipeline de carga/armazenamento e permutação NEON O sistema de memória de nível SoC consiste nos seguintes componentes adicionais: • ROM de inicialização, incluindo HAB (96 KB) • Multimídia interna / compartilhada, RAM de acesso rápido (OCRAM, 512 KB) • RAM segura/não segura (16 KB) • Interfaces de memória externa: — Canais DDR3-1066, DDR3L-1066 e 1/2 LPDDR2-800 de 16 bits, 32 bits e 64 bits, suportando o modo de intercalação DDR, para LPDDR2 duplo x32 — NAND-Flash de 8 bits, incluindo suporte para MLC/SLC bruto, tamanho de página de 2 KB, 4 KB e 8 KB, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ e outros. BCH ECC até 40 bits. — Flash NOR de 16/32 bits. Todos os pinos EIMv2 são multiplexados em outras interfaces. — PSRAM de 16/32 bits, RAM celular Cada processador i.MX 6DualPlus/6QuadPlus permite as seguintes interfaces para dispositivos externos (alguns deles são multiplexados e não estão disponíveis simultaneamente): • Unidades de disco rígido—SATA II, 3,0 Gbps • Monitores—Total de cinco interfaces disponíveis. A taxa bruta total de pixels de todas as interfaces é de até 450 Mpixels/s, 24 bpp. Até quatro interfaces podem estar ativas em paralelo. — Uma porta de exibição paralela de 24 bits, até 225 Mpixels/s (por exemplo, WUXGA a 60 Hz ou HD1080 duplo e WXGA a 60 Hz) — Portas seriais LVDS — Uma porta de até 170 Mpixels/s (por exemplo, WUXGA a 60 Hz) ou duas portas de até 85 MP/s cada — Porta HDMI 1.4 — MIPI/DSI, duas pistas a 1 Gbps
— Porta de câmera paralela (até 20 bits e até 240 MHz de pico) — Porta de câmera serial MIPI CSI-2, suportando até 1000 Mbps/pista no modo 1/2/3 pistas e até 800 Mbps/pista no modo 4 pistas. O núcleo do receptor CSI-2 pode gerenciar uma faixa de clock e até quatro pistas de dados. Cada processador i.MX 6DualPlus/6QuadPlus tem quatro pistas. • Placas de expansão: — Quatro portas de cartão MMC/SD/SDIO, todas suportando: – Especificações do modo de transferência de 1 ou 4 bits para cartões SD e SDIO até o modo UHS-I SDR-104 (máximo de 104 MB/s) – Especificações do modo de transferência de 1 bit, 4 bits ou 8 bits para cartões MMC de até 52 MHz nos modos SDR e DDR (máximo de 104 MB/s) • USB: — Um USB 2.0 OTG de alta velocidade (HS) (até 480 Mbps), com HS USB PHY integrado — Três hosts USB 2.0 (480 Mbps): – Um host HS com PHY de alta velocidade integrado – Dois hosts HS com PHY USB integrado de alta velocidade (HS-IC) • Expansão Porta PCI Express (PCIe) v2.0 de uma pista — Complexo de modo duplo PCI Express (Gen 2.0), suporte a operações complexas de raiz e operações de ponto de extremidade. Usa a configuração x1 PHY. - IPs e interfaces diversos: - Bloco SSI capaz de suportar frequências de amostra de áudio até 192 kHz entradas e saídas estéreo com modo I2 S - ESAI é capaz de suportar frequências de amostra de áudio de até 260 kHz no modo I2S com saídas multicanal 7.1 - Cinco UARTs, até 5,0 Mbps cada: - Fornecendo interface RS232 - Suportando o modo multidrop RS9 de 485 bits - Um dos cinco UARTs (UART1) suporta 8 fios, enquanto os outros quatro suportam 4- arame. Isso ocorre devido à limitação do SoC IOMUX, pois todos os IPs UART são idênticos. — Cinco eCSPI (CSPI aprimorado) — Três I2C, suportando 400 kbps — Controlador Gigabit Ethernet (compatível com IEEE1588), 10/100/10001 Mbps — Quatro moduladores de largura de pulso (PWM) — Controlador JTAG do sistema (SJC) — GPIO com recursos de interrupção — Porta de teclado 8x8 (KPP) — Sony Philips Digital Interconnect Format (SPDIF), Rx e Tx — Rede de área de dois controladores (FlexCAN), 1 Mbps cada
— Dois temporizadores Watchdog (WDOG) — Audio MUX (AUDMUX) — MLB (MediaLB) fornece interface para a MAIORIA das redes (150 Mbps) Os processadores i.MX 6DualPlus/6QuadPlus integram unidade de gerenciamento de energia e controladores avançados: • Fornecem PMU, incluindo suprimentos LDO, para recursos no chip • Use o sensor de temperatura para monitorar a temperatura da matriz • Suporta técnicas DVFS para modos de baixo consumo de energia • Use retenção de estado de software e Power Gating para Arm e MPE • Suporta vários níveis de modos de energia do sistema • Use esquema de controle de clock flexível Os processadores i.MX 6DualPlus/6QuadPlus usam aceleradores de hardware dedicados para atender ao desempenho multimídia desejado. O uso de aceleradores de hardware é um fator chave na obtenção de alto desempenho com números de baixo consumo de energia, ao mesmo tempo em que tem o núcleo da CPU relativamente livre para realizar outras tarefas. Os processadores i.MX 6DualPlus/6QuadPlus incorporam os seguintes aceleradores de hardware: • VPU—Unidade de processamento de vídeo • IPUv3H—Unidade de processamento de imagem versão 3H (2 IPUs) • GPU3Dv6—Unidade de processamento gráfico 3D (OpenGL ES 3.0) versão 6 • GPU2Dv3—Unidade de processamento gráfico 2D (BitBlt) versão 3 • GPUVG—Unidade de processamento gráfico OpenVG 1.1 • 4 x PRE—Mecanismo de pré-busca e resolução • 2 x PRG—Junta de pré-busca e resolução • ASRC—Conversor de taxa de amostragem assíncrona As funções de segurança são habilitadas e aceleradas por o seguinte hardware: • Arme o TrustZone incluindo a arquitetura TZ (separação de interrupções, mapeamento de memória, etc.) • SJC — System JTAG Controller. Protegendo a JTAG contra ataques de porta de depuração, regulando ou bloqueando o acesso aos recursos de depuração do sistema. • CAAM — Módulo de Aceleração e Garantia Criptográfica, contendo 16 KB de RAM segura e Gerador de Números Verdadeiros e Pseudo-Aleatórios (certificado NIST) • SNVS — Armazenamento Não Volátil Seguro, incluindo Relógio de Tempo Real Seguro • CSU — Unidade Central de Segurança. Aprimoramento para o Módulo de Identificação de IC (IIM). Será configurado durante a inicialização e por eFUSEs e determinará o modo de operação do nível de segurança, bem como a política de TZ. • A-HAB — inicialização avançada de alta garantia — HABv4 com os novos aprimoramentos incorporados: SHA-256, chave RSA de 2048 bits, mecanismo de controle de versão, inicialização a quente, CSU e inicialização TZ
• Processador Arm Cortex-A9 MPCore 4xCPU (com TrustZone®) • A configuração do núcleo é simétrica, onde cada núcleo inclui: — Cache de instruções L1 de 32 KByte — Cache de dados L1 de 32 KByte
— Temporizador privado e Watchdog — Coprocessador Cortex-A9 NEON MPE (Media Processing Engine) O complexo Arm Cortex-A9 MPCore inclui: • Controlador de Interrupção Geral (GIC) com suporte a 128 interrupções • Temporizador Global • Unidade de Controle de Snoop (SCU) • 1 MB de cache L2 unificado de I/D, compartilhado por dois/quatro núcleos • Duas interfaces de barramento Master AXI (64 bits) saída do cache L2 • Frequência do núcleo (incluindo Neon e cache L1) conforme a Tabela 6. • Coprocessador NEON MPE — Arquitetura de processamento de mídia SIMD — Arquivo de registro NEON com registros de uso geral de 32x64 bits — Pipeline de execução inteiro NEON (ALU, SHIFT, MAC) — Pipeline de execução de ponto flutuante de precisão única e duplo NEON (FADD, FMUL) — Pipeline de carga/armazenamento e permutação NEON O sistema de memória de nível SoC consiste nos seguintes componentes adicionais: • ROM de inicialização, incluindo HAB (96 KB) • Multimídia interna / compartilhada, RAM de acesso rápido (OCRAM, 512 KB) • RAM segura/não segura (16 KB) • Interfaces de memória externa: — Canais DDR3-1066, DDR3L-1066 e 1/2 LPDDR2-800 de 16 bits, 32 bits e 64 bits, suportando o modo de intercalação DDR, para LPDDR2 duplo x32 — NAND-Flash de 8 bits, incluindo suporte para MLC/SLC bruto, tamanho de página de 2 KB, 4 KB e 8 KB, BA-NAND, PBA-NAND, LBA-NAND, OneNAND™ e outros. BCH ECC até 40 bits. — Flash NOR de 16/32 bits. Todos os pinos EIMv2 são multiplexados em outras interfaces. — PSRAM de 16/32 bits, RAM celular Cada processador i.MX 6DualPlus/6QuadPlus permite as seguintes interfaces para dispositivos externos (alguns deles são multiplexados e não estão disponíveis simultaneamente): • Unidades de disco rígido—SATA II, 3,0 Gbps • Monitores—Total de cinco interfaces disponíveis. A taxa bruta total de pixels de todas as interfaces é de até 450 Mpixels/s, 24 bpp. Até quatro interfaces podem estar ativas em paralelo. — Uma porta de exibição paralela de 24 bits, até 225 Mpixels/s (por exemplo, WUXGA a 60 Hz ou HD1080 duplo e WXGA a 60 Hz) — Portas seriais LVDS — Uma porta de até 170 Mpixels/s (por exemplo, WUXGA a 60 Hz) ou duas portas de até 85 MP/s cada — Porta HDMI 1.4 — MIPI/DSI, duas pistas a 1 Gbps
— Porta de câmera paralela (até 20 bits e até 240 MHz de pico) — Porta de câmera serial MIPI CSI-2, suportando até 1000 Mbps/pista no modo 1/2/3 pistas e até 800 Mbps/pista no modo 4 pistas. O núcleo do receptor CSI-2 pode gerenciar uma faixa de clock e até quatro pistas de dados. Cada processador i.MX 6DualPlus/6QuadPlus tem quatro pistas. • Placas de expansão: — Quatro portas de cartão MMC/SD/SDIO, todas suportando: – Especificações do modo de transferência de 1 ou 4 bits para cartões SD e SDIO até o modo UHS-I SDR-104 (máximo de 104 MB/s) – Especificações do modo de transferência de 1 bit, 4 bits ou 8 bits para cartões MMC de até 52 MHz nos modos SDR e DDR (máximo de 104 MB/s) • USB: — Um USB 2.0 OTG de alta velocidade (HS) (até 480 Mbps), com HS USB PHY integrado — Três hosts USB 2.0 (480 Mbps): – Um host HS com PHY de alta velocidade integrado – Dois hosts HS com PHY USB integrado de alta velocidade (HS-IC) • Expansão Porta PCI Express (PCIe) v2.0 de uma pista — Complexo de modo duplo PCI Express (Gen 2.0), suporte a operações complexas de raiz e operações de ponto de extremidade. Usa a configuração x1 PHY. - IPs e interfaces diversos: - Bloco SSI capaz de suportar frequências de amostra de áudio até 192 kHz entradas e saídas estéreo com modo I2 S - ESAI é capaz de suportar frequências de amostra de áudio de até 260 kHz no modo I2S com saídas multicanal 7.1 - Cinco UARTs, até 5,0 Mbps cada: - Fornecendo interface RS232 - Suportando o modo multidrop RS9 de 485 bits - Um dos cinco UARTs (UART1) suporta 8 fios, enquanto os outros quatro suportam 4- arame. Isso ocorre devido à limitação do SoC IOMUX, pois todos os IPs UART são idênticos. — Cinco eCSPI (CSPI aprimorado) — Três I2C, suportando 400 kbps — Controlador Gigabit Ethernet (compatível com IEEE1588), 10/100/10001 Mbps — Quatro moduladores de largura de pulso (PWM) — Controlador JTAG do sistema (SJC) — GPIO com recursos de interrupção — Porta de teclado 8x8 (KPP) — Sony Philips Digital Interconnect Format (SPDIF), Rx e Tx — Rede de área de dois controladores (FlexCAN), 1 Mbps cada
— Dois temporizadores Watchdog (WDOG) — Audio MUX (AUDMUX) — MLB (MediaLB) fornece interface para a MAIORIA das redes (150 Mbps) Os processadores i.MX 6DualPlus/6QuadPlus integram unidade de gerenciamento de energia e controladores avançados: • Fornecem PMU, incluindo suprimentos LDO, para recursos no chip • Use o sensor de temperatura para monitorar a temperatura da matriz • Suporta técnicas DVFS para modos de baixo consumo de energia • Use retenção de estado de software e Power Gating para Arm e MPE • Suporta vários níveis de modos de energia do sistema • Use esquema de controle de clock flexível Os processadores i.MX 6DualPlus/6QuadPlus usam aceleradores de hardware dedicados para atender ao desempenho multimídia desejado. O uso de aceleradores de hardware é um fator chave na obtenção de alto desempenho com números de baixo consumo de energia, ao mesmo tempo em que tem o núcleo da CPU relativamente livre para realizar outras tarefas. Os processadores i.MX 6DualPlus/6QuadPlus incorporam os seguintes aceleradores de hardware: • VPU—Unidade de processamento de vídeo • IPUv3H—Unidade de processamento de imagem versão 3H (2 IPUs) • GPU3Dv6—Unidade de processamento gráfico 3D (OpenGL ES 3.0) versão 6 • GPU2Dv3—Unidade de processamento gráfico 2D (BitBlt) versão 3 • GPUVG—Unidade de processamento gráfico OpenVG 1.1 • 4 x PRE—Mecanismo de pré-busca e resolução • 2 x PRG—Junta de pré-busca e resolução • ASRC—Conversor de taxa de amostragem assíncrona As funções de segurança são habilitadas e aceleradas por o seguinte hardware: • Arme o TrustZone incluindo a arquitetura TZ (separação de interrupções, mapeamento de memória, etc.) • SJC — System JTAG Controller. Protegendo a JTAG contra ataques de porta de depuração, regulando ou bloqueando o acesso aos recursos de depuração do sistema. • CAAM — Módulo de Aceleração e Garantia Criptográfica, contendo 16 KB de RAM segura e Gerador de Números Verdadeiros e Pseudo-Aleatórios (certificado NIST) • SNVS — Armazenamento Não Volátil Seguro, incluindo Relógio de Tempo Real Seguro • CSU — Unidade Central de Segurança. Aprimoramento para o Módulo de Identificação de IC (IIM). Será configurado durante a inicialização e por eFUSEs e determinará o modo de operação do nível de segurança, bem como a política de TZ. • A-HAB — inicialização avançada de alta garantia — HABv4 com os novos aprimoramentos incorporados: SHA-256, chave RSA de 2048 bits, mecanismo de controle de versão, inicialização a quente, CSU e inicialização TZ
Certifique-se de que suas informações de contato estejam corretas. Teu mensagem será ser enviado diretamente ao(s) destinatário(s) e não será ser exibido publicamente. Nunca distribuiremos ou venderemos seu pessoal informações a terceiros sem sua permissão expressa.
